APANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

(43) Date of publication of application: 09.09.88

(51) Int. CI

G05B 9/03

G06F 5/00

H04B 1/74

H04L 1/22

H04L 13/00

H04L 13/00

(21) Application number: 62050196

(71) Applicant:

TOSHIBA CORP

(22) Date of filing: 06.03.87

(72) Inventor:

KOMIYAMA TADASAKI


(54) DATA CONVERTING DEVICE

(57) Abstract:

PURPOSE: To ensure the proper transmission of data between a duplex control device and a single control device by delivering the transmission data to the control device of the remote side by a control means via an interface in a state where a protocol is converted.

CONSTITUTION: The transmission of data is performed between control devices 1 and 1' and a control device 2 via a data converting device 3 while the device 2 is controlling a plant B. In this case, a control device 2' is kept under a waiting state and therefore no significant data is sent to system buses 1b and 1b' from a data converting device 3'. Thus data are never sent simultaneously to both buses 1b and 1b' from both devices 3 and 3'. At the same time, data are sent to the device 2' from devices 1 and 1' via the device 3'. However the device 2' does not fetch the data. Then the device 2' becomes active and the transmission of data is carried out between the device 2' and the devices 1 and 1' via the device 3' as soon as the device 2 has a fault and is set under a waiting state.

COPYRIGHT: (C)1988,JPO&Japio



THIS PAGE BLANK (USPTO)

⑲ 日本国特許庁(JP)

①特許出頭公開

⑫ 公 開 特 許 公 報 (A)

昭63-217401

<pre>⑤Int Cl.⁴</pre>		識別記号	庁内整理番号		❷公開	昭和63年(1988	3)9月9日
G 05 B G 06 F H 04 B H 04 L	9/03 5/00 1/74 1/22 13/00	3 0 5 3 1 1	6728-5H Z-7230-5B 6745-5K 8732-5K B-7240-5K 7240-5K	審査請求	未請求	発明の数	1	(全5頁)

②特 願 昭62-50196

②出 願 昭62(1987)3月6日

⑫発 明 者 小 宮 山 正 前 東京都府中市東芝町1番地 株式会社東芝府中工場内

①出 願 人 株式 会社 東芝 神奈川県川崎市幸区堀川町72番地

羽代 理 人 弁理士 則近 憲佑 外1名

明 知 哲

1. 発明の名称

データ変換装置

2. 特許請求の範囲

二風化制御装置のおのおのと接続するための第1のインタフェースと、前記二単化制御装置とデータをやりとりする一重化制御装置と接続するための第2のインタフェースと、前記第1のインタフェースから入力したデータを前記第2のインタフェースを介して前記一重化制御装置へ出力する一方、前記第2のインタフェースから入力した伝送データを前記第1のインタフェースから同時に前記二重化制御装置へ出力することを特徴とするデータを検装置。

3. 発明の詳細な説明

[発明の目的]

(磁業上の利用分野)

本発明は、二重化例御装置と一重化制御装置 団でデータをやりとりするためのデータ変換装置 に関する.

(従来の技術)

例えば、大規模な工業プラントでは、そのプラントを構成しているプラントをおのおのの独立して制御し、さらに、それらの制御状態を統合化して全体を有機的に制御している。また、とくに高い信頼性を要求されるプラントを制御する制御装置は二低化される。

このように、同一のプラント内に二重化された 初御装置(以下、二重化制御装置という)と、二重 化されていない制御装置(以下、一重化制御装置 という)が存在する場合があり、それらの間で相 互にデータをやりとりするとき、従来、次のよう な不都合を生じていた。なお、一重化制御装置に は、2つ以上の制御装置を備え、常時1つの制御装 質を作動し、それ以外の制御装置を待機しておく 特機系を備えた制御装置を含むものとする。

(発明が解決しようとする問題点)

まず、二重化制御装置と一重化制御装置のデータ形式およびデータ伝送形式(プロトコル)が相

違した場合には、適切なデータ伝送を実行できない。

また、例えば、RS-232C、RS-422あるいはGP-IB 等のいわゆる汎用バスを使用して物理的なインタフェースを共通にした場合でも、それ以外のプロトコルが共通でなければ適切なデータ伝送を実行できない。なお、汎用バスは多選化についての規定がなく、二選化制御装置を直接接続することができない。

本発明は、このような従来技術の不都合を解消するためのもので、二重化制御装置と一重化制御装置を相互接続できるデータ変換装置を提供することを目的としている。

[発明の構成]

(問題点を解決するための手段)

本発明は、二重化制御装置および一重化制御装置とそれぞれ物理的に接続するためのインタフェースと、二重化制御装置および一重化制御装置とそれぞれ論理的に接続するためにプロトコル変換機能を假えた制御手段を備えたものである。

るシステムパス1b,1b'にCPU1a,1a'を接続するためのシステムパスインタフェース1c,1c'、プラントAとデータをやりとりするための入出力部1d,1d'、および、電源1e,1e'からなる。また、制御装置1,1'は、システムパス1b,1b'によってデータ変換装置3に接続されている。

制御装置は、制御処理を実行するCPU2a、プラント8とデータをやりとりするための入出力部2b、電数2c、および、汎用バス4を介してデータ変換装置3と接続するための汎用バスインタフェース2dからなる。

データ変換装置3は、第2図に示ように、システムパス1b,1b'と物理的に接続するとともに、所定のデータ入出力処理を実行するシステムパスインタフェース3a,3b、翻御処理を実行するCPU3c、CPU3cのワークエリア等を構成するメモリ3d、および、汎用パス4と物理的に接続するとともに、所定のデータ入出力処理を実行する汎用パスインタフェース3eからなる。

以上の構成で、制御装置1,1'は、プラント&か

(作用)

したがって、二重化制御装置から一重化制御装置への伝送データ、および、一重化制御装置から二項化制御装置への伝送データは制御手段によりプロトコルが変換された状態で、おのおののインタフェースを介して相手側の制御装置に出った。 1. 二重化制御装置と一重化制御装置の間のデータ伝送が適切に行なわれる。

(実施例)

以下、添付図面を参照しながら、本発明の実施例を詳細に説明する。

第1回は、本発明の一実施例にかかるデータ変 換装置を健えたプラント制御装置を示す。

周図において、プラントA(図示略)は、制御装置1.1'からなる二重化制御装置により制御され、プラントB(図示略)は、制御装置2により制御される。制御装置1.1'と制御装置2は、データ変換装置3を介してデータをやりとりする。

制御装置1,1'は、制御処理を実行するCPU(中央 処理装置)la,la'、制御装置1,1'の内部を接続す

らのプロセスデータを同時に入力して同一の制御処理を実行し、制御データを同時にプラントAに出力するとともに、プラントAとプラントBを協調動作するために制御装置2に出力するデータを同時にデータ変換装置3に伝送する。

これらのデータは、システムパス1b,1b'におけるプロトコルに従い、システムパスインタフェース3a,3bを介してデータ変換装置3に取り込まれる。

データ変換装置3のCPU3cは、システムバスインタフェース3a,3bを介して制御装置1.1'から入力したデータを相互に比較し、一致したものを制御装置2に対する伝送データとして一旦メモリ3dに蓄積する。

そして、メモリ3dに蓄積した伝送データを制御 装置2が受信できるデータ形式に変換したのちに、 汎用パスインタフェース3eにより、汎用パス4に おけるプロトコルに従って汎用パス4を介して制 御装置2に伝送する。

制御装置2のCPU2aは、汎用バス4を介して伝送されてくるデータを汎用パスインタフェース2dを

介して取り込み、その内部処理に使用する。

また、初御装置2は、プラントBからのプロセスデータを入力して所定の初御処理を実行し、 制御データをプラントBに出力するとともに、プラントAとプラントBを協調動作するために制御装置1,1'に出力するデータを汎用バス4を介してデータ 変換装置3に伝送する。

これらのデータは、汎用パスインタフェース3e により、汎用パス4におけるプロトコルに従い、 データ変換装置3に取り込まれる。

THE PROPERTY OF THE PARTY OF TH

1. 医多

٠. أغر データ変換装図3のCPU3cは、汎用バスインタフェース3eを介して制御装置2から入力したデータを、制御装置1,1'に対する伝送データとして一旦メモリ3dに潜観する。次いで、メモリ3dに潜観した伝送データを制御装置1,1'が受信できるデータ形式に変換したのちに、システムバスインタフェース3a,3bにより、システムバス1b,1b'におけるプロトコルに従い、同時に制御装置1,1'に伝送する

制御装置1,1'のCPUla,la'は、システムパス1b,

制御装置1,1'はシステムバス1b,1b'により接続され、データ変換装置3'と制御装置2'は汎用バス4'によって接続されている。

以上の構成で、制御装置2がプラントBを制御しているときには、上述と同様にしてデータ変換装置3を介し、制御装置1,1'と制御装置2のデータ伝送がなされる。

このとき、制御装置2'が符機状態になっているので、データ変換装置3'から有意データがシステムパス1b.1b'に伝送されないので、データ変換装置3'からシステムパス1b,1b'にデータが同時に送出することがない。

また、制御装置1,1'からデータ変換装置3'を介 して制御装置2'にデータが伝送されるが、制御装 置2'によりそのデータは取り込まれない。

そして、制御装置2に原客が発生し、制御装置2が特機状態に移行すると同時に制御装置2'が動作状態に移行したときには、データ変換装置3'を介し、上述と同様にして制御装置1,1'と制御装置2'のデータ伝送がなされる。

lb'を介して伝送されてくるデータをシステムパスインタフェースic.ic'を介して取り込み、その内部処理に使用する。

このように、データ変換装置3を介し、钢御装置1,1'と制御装置2とのデータ伝送が適切に行なわれる。

上述した実施例では、プラント8を1つの制御装置2によって制御しているが、本発明は、プラント8を特機系を備えた制御装置で制御する場合にも適用でき、かかる場合の実施例を第3図に示す。なお、周回において、第1図と同一部分には同一符号を付している。

図において、制御装置2'は、制御装置2と周一に構成されている。プラントBは、常時は制御装置2によって制御されている。そして、制御装置2に陸害が発生すると、制御装置2に代って制御装置2'がプラントBを制御する。

データ変換装置3'は、データ変換装置3と同一 に構成されており、制御装置1,1'と制御装置2'の 間のデータ変換を実行する。データ変換装置3'と

なお、本発明は、上述したように、プラントを 初御する制御装置を相互接続する場合以外にも適 用することができる。

[発明の効果]


以上説明したように、本発明によれば、二重化制御装置から一重化制御装置への伝送データ、および、一重化制御装置から二重化制御装置への伝送データは制御装置から二重化制御装置への伝送データは制御手段によりプロトコルが変換さ

れた状態で、おのおののインタフェースを介して 相手側の制御装置に出力され、二重化制御装置と 一重化制御装置の間のデータ伝送が適切に行なわ れるという効果を得る。


4. 図面の簡単な説明

第1回は本発明の一実施例にかかるシステムを示すプロック図、第2回はデータ変換装置の一例を示すプロック図、第3回は本発明の他の実施例にかかるシステムを示すプロック図である。


1,1',2・・・初御装置、1b,1b'・・・システムバス、3,3'・・・データ変換装置、3a,3b・・・システムバスインタフェース、3c・・・CPU(中央処理装置)、3d・・・メモリ、3e・・・汎用バスインタフェース。



第 2 図



第 1 図



第 3 図

THIS PAGE BLANK (USPTO)